Новость

Aldec сокращает время на прототипирование ASIC

15 января 2019 г.· FPGA-Systems archive· Заметка

Aldec - пионер в смешанном моделировании на языках HDL и аппаратной проверке для разработки ASIC и проектов на FPGA, представила новый релиз HES-DVM™ - полностью автоматизированное окружение для проверки прототипов SoC и ASIC. Подробнее

Первоисточник