Новость
Новое руководство от Адама Тейлора: высокопроизводительная обработка изображений на Genesys ZU 3EG
10 февраля 2020 г.· FPGA-Systems archive· Руководство
Реализация конвейера обработки изображений на Genesys ZU 3EG с использованием новейших IP-ядер от Xilinx. В этом проекте вы изучите создание, настройку и запуск чейнлайна обработки изображения с использованием PCAM и Display Port. В дальнейшем вы доб...
Реализация конвейера обработки изображений на Genesys ZU 3EG с использованием новейших IP-ядер от Xilinx.
В этом проекте вы изучите создание, настройку и запуск чейнлайна обработки изображения с использованием PCAM и Display Port. В дальнейшем вы добавите высокоуровневые функции в проект для демонстрации возможностей платы.
Ссылка на руководство
ПервоисточникВ этом проекте вы изучите создание, настройку и запуск чейнлайна обработки изображения с использованием PCAM и Display Port. В дальнейшем вы добавите высокоуровневые функции в проект для демонстрации возможностей платы.
Ссылка на руководство
