Новость

Заметка: Vivado подскажет, как свести тайминги в проекте

3 сентября 2020 г.· FPGA-Systems archive· Заметка

Что делать, если тайминги вашего проекта не сходятся? Как найти эти места и как исправить положение? Ответы вопросы вам поможет найти сама среда разработки - Xilinx Vivado. В Vivado есть просто невероятное количество отчётов, формируемых по ходу марш...

Что делать, если тайминги вашего проекта не сходятся? Как найти эти места и как исправить положение?

Ответы вопросы вам поможет найти сама среда разработки - Xilinx Vivado. В Vivado есть просто невероятное количество отчётов, формируемых по ходу маршрута проектирования вашего проекта. И в этой заметке, Адам Тейлор расскажет нам как использовать два из них - это Quality of Result Assessment (QoRA) и Quality of Result Suggestions (QoRS)

Заметка переведена на русский

Кстати, про QoRS уже была новость, и если есть желающие перевести ее оригинал на русский язык, это было бы весьма полезно

Первоисточник
Заметка: Vivado подскажет, как свести тайминги в проекте | FPGA.camp